Lattice GAL 芯片开发的一种方法

正如标题所示，对Lattice　GAL芯片开发不止一种方法，本文所讲述的只是其中的一种，这种方法使用的流行开发软件，易于掌握，介绍出来供大家使用。

 

以前对GAL芯片的开发，大多使用厂家提供的一些开发工具或Protel，但是这些都不太好用：厂家提供的开发工具本身不好用；Protel需要自行逻辑电路设计，这和开发者用一些门电路自己画一样，要花时间做大部分的工作。现在我们将AltiumDesigner(ProtelDXP2004)和厂家提供的开发工具同时使用，发挥各自特长，可令开发工作更快。详细方法如下：

 

1、在AltiumDesigner开发环境下新建一Core工程，保存一下；再新建或导入一VHD文件，这个VHD文件用来描述你的逻辑电路功能，注意使这个VHD文件在你的Core工程中，完成你的VHD文件。

 

2、如果只有一个VHD文件，此时在AltiumDesigner开发环境下的“Project”菜单下有三个功能可以使用：“Compile Docmuent ***.vhd”、“Compile Core projet ***.PrjCor”、“Recompile Core projet ***.PrjCor”选定其中一个执行即可，在AltiumDesigner的“Output”窗口中可以看到编译的过程描述，如果有“syntax error”或其它警告，就到AltiumDesigner的“Massage”窗口去定位，双击错误提示，相应的有错误的行就会高亮显示，修改即可；如果不出现错误或警告，就说明VHD文件没有语法，可以拿到PLD芯片厂商的开发工具上了。

 

3、打开ispLEVER，新建一工程，注意选取你所使用的输入、GAL芯片等，这个过程很简单，一步步做下去不会出问题，注意下面的过程就是了。

 

4、注意ispLEVER开发环境的界面右上窗口，选中你选用的GAL芯片，右边窗口会有相应的变化。

 

5、双击右边窗口的“JEDEC　File”，如果程序工作结束时“JEDEC　File”前也打上了“√”，你可以进行下面的工作。

 

6、点“Chip Report”，这里可以看出管脚自动fit的结果，一般情况下，它不会和你的预期一样，注意有一个“工程文件名.tt3”的文件，它就在你的以工程名命名的工作目录下，打开，有一行这样开关“#$ PINS”，还有类似“ADDRESS_15_:1”的内容，这些就是ispLEVER为你自动fit的结果，修改它们的对应关系，保存。

 

7、为保险起见，验证一下你的修改：在“Chip Report”上点右键，选“Force one level”，程序结束后即可检查你的修改结果。

 

8、生成jed文件。在“JEDEC　File”上点右键，选“Force one level”，程序结束后即可生成jed文件。

 

9、检查。有一种最简单有效的办法是将文件写入芯片中，放在电路板上用仿真器给出确定的条件检测输出。