高速PCB设计中的时序分析

　　对于数字系统设计工程师来说，时序分析是高速PCB设计中的重要内容。尤其是随着百兆总线的出现，信号边沿速率达到皮秒级后，系统性能更取决于前端设计，要求在设计之初必须进行精确的时序分析和计算。时序分析和信号完整性密不可分，好的信号质量是确保时序关系的关键。由于反射、串扰等现象造成的信号质量问题都很可能带来时序的偏移和紊乱，我们设计时必须把二者必须结合起来考虑。
　　时序分析的出发点是根据信号建立或保持时间关系来确定设计方案，这种方法贯穿于整个设计流程,包括IC设计、板级设计和系统设计。
　　飞行时间是指从信号发出时刻到信号在接收端稳定时刻的差值，用来表述布线和负载导致的延时。在低速情况下，可以采用近似方法确定，但在高速PCB设计时，由于受负载及传输线效应等因素影响必须采用仿真的方法来确定。在确定飞行时间后，时序计算可以采用表格或者手工方法实现,以检查信号是否满足信号采样保持要求。同理,逆向这一过程可以获得布线长度规则。
　　公共时钟模式的特点是收发端时钟均由公共时钟源提供，它有两个特点，一是要求数据在一个周期内要到达接收端，其次是时钟相差对时序影响较大。
　　通常当时钟和数据采用相同类型接口驱动时，时序计算只需考虑它们之间的相差，如果不是这种情况，则需要根据飞行时间来调整相差（比如布线长度），此时在PCB设计中通常意义上的数据时钟布线等长的方法变得无效。
　　在设计中其它因素如开关噪声、码间干扰、非理想回路等对信号相位均有影响。因此我们在在时序设计中一方面要合理地加入设计裕量，另一方面还需要采用其它设计方法来减少干扰的影响。