高密度封装和高速化需求

　　跟着电子机器的高速高机能超小型化，封装技术获得长足发展。芯片尺寸封装CSP和BGA封装向多引线端和窄引线间距方向发展，并且裸芯片(Bare Chip)封装也已实用化。因为这些封装技术的提高，对于印刷电路板PWB(Printed Wiring Board)也提出新要求(适应高密度封装和高速化需求)。
　　本文列举NEC公司的“DV Multi”PWB新产品实例，先容超高密度组装(Buld-up)印刷线路板的出产工艺技术，仅供参考。技术特点 在以往的组装PWB(DV Multi)基础上，NEC以用于窄焊盘的全添加工艺(Full-additive process)开发出超高密度组装PWB新产品。它具备以下独到的特点：(1)高密度布线 因为精细打孔加工和配准(Registration)工艺技术的提高导致凸缘(Rand)朗可以缩小，从而确保足够多的布线通道。在此基础上，利用全添加工艺可使布线精细化大幅度改善布线密度。(2)高机能绝缘树脂 对应高密度组装的绝缘树脂材料具有高Tg化和高弹性模数的宝贵特性，因而抗断裂能力大为加强。(3)电机能有所改善 因为全添加工艺技术实用化，即使是微细的线间距也可形成矩形断面的布线线条。由于线的宽度对布线疏密不产生影响，即使是微细的布线也能确保线路所要求的低直流电阻使抗阻控制变得很轻易。
　　制造工艺 超高密度组装基板(Substrate)的制造工艺流程如图1所示，它是以4层结构的基板为基础，在其上和下两面各可以再组装(Build-up)上一层，形成1-4-1结构的断面。这种4层结构基板，以下简称4层板芯。不丢脸出，利用4层板芯组装成6层PWB是很轻易的（在4层板芯的上、下两面上各组装一层即可），组装多层化PWB也是可实现的。 4层扳芯，顾名思义，它是4层铜布通过层叠热压而形成的结构。通过钻孔加工和电镀工艺，形成隐埋通孔(Buried Via Hole)，用于4层板芯内部电气连接。
　　在隐埋通孔BVH内部充填树脂，然后对板芯外层的两面断布线，请参照图1①所示结构。对于已形成的4层板芯进行组装层(Build-up)加工：在4层板芯的两个外侧面上，重叠带铜箔树脂片进行热压结合，随后将多余的铜箔蚀刻掉，呈现出如图l②所示外形。在4层板芯的组装树脂层上，利用激光打孔，详见图1③所示。然后，在树脂表面和激光打出的孔里注入催化剂，通过旋转使之平均分布，呈现图1⑦所示的样子容貌。在此基础上，涂上电镀光致抗蚀树脂，通过掩膜曝形成永久性保护层(Per-manet Risits）图形，详见图1⑤所示。最后，在其表面长进行非电解式镀铜工艺加工，形成所求的布线图形，参阅图1⑥所示。以上所述的工艺流程是实现一次组装层的全部过程，若在此基础上通过重复实现图l的工艺过程，即可实现第2次组装层。经由多次重复上述工艺过程，可在4层板芯基础上制造出多层化PWB。
　　以上仅是简朴地先容出超高密度组装基板的制造工艺过程，其中最枢纽技术是微细打孔和布线将在下面具体先容。枢纽技术 (1)设计基准 有关超高密度组装基板的设计基准，如表1所示。其中，DV Multi-HY型PWB主要用于移动电话、手机、数字化摄像机和数码相机等领域；DV Multi-Mo型PWB主要用于装配BGA和CSP封装的LSI电路，因此多为8层PWB，需要两次组装工艺才能制成所需要的PWS；关于超高密度BU型PWB，主要用于装配那些多引线BGA和CSP封装的LSI电路，它代表PWB的发展方向。 (2)微细打孔加工以往的组合(Build-up)基板，当进行打孔加工时都是使用二氧化碳激光器。但是，利用这种激光器打孔时，最重要的研究课题是打孔的质量不不乱。NEC公司在二氧化碳激光器方面曾作过很多改进工作，诸如像优化激光脉冲或峰值输出，结合激光的基本波长(10．6μm)配合各种有机材料的吸收波长等改进措施，可实现高效率且保障打孔质量不乱的打孔工艺。但是，也应该看到二氧化碳激光器的局限性：固然它能实现高速加工，但在考虑打孔外形的前提下，它所能加工的打孔直径限于Φ70μm。
　　因为今后的超高密度组装基板打孔加工直径微细化，必将启用波长更短的YAG激光器。由于，使用YAG激光器可对直径为，50μm以下的细小孔进行加工。此外，YAG激光用具备铜墙铁壁和树脂所吸收的光谱，它能进行一般打孔和打穿通孔。充分施展YAG激光器这一独到特性的应用早已很普遍，日本NEC公司把它用于对树脂材料进行微细打孔，试图克服其加工速度低的缺点。
　　有关两种激光器机能的比较，请参阅表2。另外，二氧化碳激光器用于对树脂打孔时，存在比较严峻的缺点是在打孔的底部轻易泛起残留树脂(被激光器照射后的熔融状态树脂又重新凝固而残留在孔底)，它是造成布线连接可靠性下降的原因。然而，利用YAG激光器对树脂进行打孔时，在孔底不轻易泛起树脂残留，可保证布线间连接的可靠住。例如，利用YAG激光器对树脂进行打孔(孔径仅为50μm，加工后形成布线连接的断面结构图如照片1所示，金属连接面平滑，无残留树脂，确保接十分可靠。 (3)微细布线 在微细布线领域里，作为枢纽性的技术是新开发的全添加(Full-additive)工艺技术。然而，以往的PWB出产工艺都是采用工艺常简便的削减法(Subtractive)形成布线图形，即对布线图形以外的多余铜箔部门一律蚀刻掉而留存所要的布线图形部门。在全添加法里，首先对包括打孔区域所在的基板材料全面进行催化剂处理，随后形成电镀光致抗蚀层。在此基础上，仅对裸露催化剂部门断非电解式镀铜，于是形成所要求的布线图形。因为采用全添加法工艺，将获得如下特点(结合参阅图2所示的断面图像)。
　　▲矩形断面 利用削减法蚀刻布线的线条时，因为在线条导体则壁形成下坡，给布线导体设计带来限制。例如，当要求布线导体条宽与布线导体间距分别是L／S=25／25(μm)而且导体厚也为20μm(即布线导体断面为矩形)时，用削减法几乎是不可能的。由于蚀刻宽25μm且间距也是25μm的布线导体时，除非布线导厚度控制在10μm以下，否则是蚀刻不出来的。然而，用全添加法工艺时，制造出上述要求的布线导体是游刃有余的。能制造出矩形布线导体断面结构是全添加法工艺的独到特点之一（渗阅图2所示的布线导体断面）。
　　▲布线导体宽度不影响布局 利用削减工艺时，因为布线疏密程度不同而直接影响蚀刻机能，结果导致布线导体断面外形千奇百怪。但是，若利用全添加法工艺，无论布线紧密或松散都能获得所要求的布线导体断面积。特别是，对于布线里的电流密度有严格的平均一致性要求时，利用全添加法长短常有利的。
　　▲优良电机能 全添加法工艺同以往的削减法比拟，最大的长处是便于电机能改善。例如，在微细化加工过程中，布线导体宽L和布线导体间距S分别都是25μm的情况下，用削减工艺根本无法增加布线导体的横断面积，然而用全添加法却非常轻易。这就意味着全添加法工艺可以想法降低布线导体的电阻，阻抗控制是很轻易实现的。 ①关于电镀光致抗蚀层 电镀光抗蚀材料对于微细布线是不可缺少的重要材料，世界各个半导体厂家都给予高度正视。NEC也不例外，它所开发的电镀光致抗蚀材料具备如下特点：●对于L／S＝20／20μm的布线有分辨能力；●布线导体高度答应在10μm以上；●作为非电解式镀铜光致抗蚀材料，具备耐药液浸蚀性；●曝光后成为永久性材料，适适用作基体材料；●可平均地涂敷，具备良好的涂敷机能。 作为电镀光致抗蚀剂材料，应当具有高分辨能力的感光性而且需有耐电镀液的腐蚀性。在全添加法工艺中，由光致抗蚀材料厚度决定出布线导体的厚度。例如，NEC开发的电镀光致抗蚀树脂，采用旋转涂敷(Spin-Coat)法，旨在实现最大涂敷厚度高达20μm。为适应旋转涂敷工艺要求，对电镀光致抗蚀树脂的粘度、表面张力和延展性进行改进，使旋转涂敷精度达到3μm。 ②曝光系统 与电镀抗蚀树脂配套使用的曝光系统，也是NEC自行开发的。通过采用的玻璃掩膜进行曝光，具备很好的掩蔽能力；●利用分步重复式投影曝光设——主要为进步精度而采用分步重复式投影曝光设备，可达到6μm对准精度。利用以对那种总括曝光法，只能达到20μm的对准精度。恰是因为使用这套曝光系统，实现高精度配准，对于通孔凸缘小直径化作出贡献。 ③非电解镀铜 对以往的非电解式镀铜工艺，进行一系列改进：在使非电解式镀铜晶界进一步微细化的同时，对电镀设备的各部门如像轮回系统等进行全面改进。此外，通常在进行非电解式镀铜工艺之前需要用高锰酸进行预处理，以便令镀铜表面粗拙化；NEC对这一预处理前提进行化，使镀铜层的粘附性大增，实测结果可达到 0．8Kg/cm。NEC通过利用 造的布线结构断面如照片2所示。 （4）微细焊料凸点 超高密度组装PWB的应用，如前所述，是专门为装配多引线BGA和CSP封装LSI电路而开发的，因此，它表面上设置的焊盘必需相应的微型化。利用以往的金属掩膜成如斯微细的焊盘，相称难题。为此，NEC专门开发出一种形成微细焊料凸点(Solder Bump)的MAS-A(Micro-Attachment Solution-A)，可使料供给量不乱而且便于功课(请参阅以MAS-A方法形成的焊料Sn-Pb凸点照片3)。
　　所谓MAS-A法是在PWB表面上形成平均厚度的T-掩膜(Temporary-Mask)，对该掩膜的焊料凸点形成部门开出窗口。开窗口的方法可用激光打孔或用光刻法开孔，定位精度很高，实际证明完全适应200μm以下封装引线间距的需求。这种新型T-Mask与PWB、表面紧密接触，确保T-Mask同PWB接壤面不会受到焊料膏的污染而且充分为窄间距焊盘供给焊料膏。因为可进步T-Mask厚度的精确度，为焊盘供给的焊膏量也获得严格控制。更重要的是利用T-Mask形成Sn-Ag之类的无铅焊料凸点，获得令人满足的结果。
　　小结 超高密度组装PWB技术是最新的实用技术，完全适合装配CSP封装结构的LSI电路，应该给予高度正视。